日前一批领先的芯片厂商开始努力推动行业降低数字IC中的静电放电(ESD）规范要求，一时间，笼罩在神秘“面纱”后的ESD成为众人瞩目的焦点。但是此举却遭到了一些人的反对，他们认为，降低ESD等级是种不顾及后果的莽撞行为，有可能会为芯片质量和可靠性带来灾难性后果。

在一个多月前于美国加州召开的国际ESD工作会议上，ESD目标等级(ESD Target Levels)行业委员会发布了一份白皮书，提议把片上ESD应力等级降低一半以上。该提议有望缩短芯片厂商的开发周期并降低成本，在一些新设计中，这些厂商为满足目前的ESD等级要求绞尽脑汁。该委员会认为，目前的ESD等级已经过时而且要求过于苛刻，结果导致了不必要的调试时间、IC返工以及产品延期上市。此外，该委员会还声称，此提议不会对质量和性能造成影响。

该委员会希望到2008年时业界能就该提议达成共识，此外它还计划将其白皮书提交给美国电子器件工程联合委员会(Jedec)标准组织。预计Jedec可能不会把此提议认定为一个正式标准，但或许会同意或“划分”新的ESD目标等级。

提议引起各利益集团的争执

随着芯片和系统都变得越来越小、且越来越复杂，产品故障率会随着ESD等级的降低而不断提高。据美国静电放电协会(ESDA)披露，由EDS问题而损坏的元器件，范围从几美分的简单二极管到数百美元的复杂混合电路。

除了提出新的目标等级，该行业委员会还打算就提议的ESD等级争取到相应客户的首肯。该委员会去年成立，目前包括的16家主要的公司有：ADI、AMD、飞思卡尔、富士通、IBM、英飞凌、英特尔、LSI、Matsushita、NXP、Oki、瑞萨、三星、Sarnoff、TI和台积电。

但是考虑到OEM承担着提升终端产品ESD保护水平的压力，系统制造商们对降低ESD标准的做法并不满意。“降低ESD等级是在拿产品质量开玩笑。”一位供应商表示，“他们这样做舍弃了可靠性。换句话说，半导体行业是在推卸责任，把ESD难题转嫁到其他人身上。”

甚至连ESD委员会的一位成员也认为降低ESD等级会为电子行业带来潜在问题。“我不认为这是个好主意。”Sarnoff公司下属子公司Sarnoff Europe的执行总监Koen Verhaege表示，“在没有合理数据、明确以及客观的证据，证明降低等级不会影响质量和良率的情况下，莽撞的更改规范是不顾及后果的作法，可能会对部门、公司及业务带来致命损害。”

图：随着ESD目标等级的降低，产品质量要求也在降低

Sarnoff公司是提供ESD保护IP的供应商，一些人认为，该公司的反对意见或许与其IP业务挂钩，因为ESD目标等级的降低势必会威胁到其IP业务。“他们不生产IC，所以动机可能与我们不同。”TI公司硅技术部门科学家、业界知名ESD专家Charvaka Duvvury表示。

Duvvury声称，目前的ESD目标等级对IC设计来说过于严格。他坚称，委员会提交的降低片上ESD目标等级的提议不会对质量、可靠性或性能产生影响。ESD委员会组织的大量现场测试也表明，降低ESD等级的数字芯片很少会出现问题或需要现场返修，他表示。

现在唯一的挑战是如何说服客户。“自然，我们会遇到阻力。”Duvvury指出，“客户会认为，我们是为了自己的利益才这样做的。”

“但除非降低ESD目标等级是安全的，否则芯片厂商也不会获得什么好处。”市场研究机构Forward Concepts的总裁Will Strauss表示，“我站在芯片厂商这边。”

Sanmina-SCI公司PCB和背板部门高级副总裁兼CTO George Dudnikov表示，现在就断言提交的ESD目标等级是否会对IC质量产生整体影响为时过早。但他警告：“若良率受到影响，业内很快就会公然对抗。”

传统实施ESD保护的三个层面

全球最大的合同电子制造商之一Sanmina-SCI公司试图把握这次机会。该公司与开发合作伙伴Shocking Technologies一起，共同设计一种板级的嵌入式ESD方案。该技术最终是要将ESD保护从芯片转移到电路板上，Dudnikov表示。

多年来，OEM在三个层面实施ESD防护措施：系统级、板级以及芯片级。在系统级，OEM一般采用独立的ESD器件，用来防护特定I/O、连接器或其它器件内的突发静电浪涌。ESD器件遵循IEC 6100-4-2规范的抗扰度要求，该规范规定要抵御15,000V的空气放电和8,000V的接触放电。

“对系统公司来说，制造商的品质至关重要。所以，ESD正在变得越来越重要。”Semtech公司营销总监Tom Dugan表示。Semtech是一家提供ESD保护器件及相关产品的公司。

在器件级，所有芯片设计必须集成专用二极管或用于ESD防护的其它片上独立电路。许多芯片厂商有自己的内部ESD方案，而且飞思卡尔、Sarnoff及另几家公司还出售或授权各自的专有技术。

ESD目标等级行业委员会，这个与ESDA协会无任何关系的特别小组，一直提议修改两个主要的器件级ESD应力测试标准：人体模型(HBM)和机器模型(MM)。

20多年以来，芯片制造商开发的带片上ESD保护电路的数字IC产品，都能支持2,000V的HBM和200V的MM。在新提议中，ESD委员会推动业界将HBM和MM水平分别降至1,000V和30V。

HBM测试模拟的是从人体到器件的电荷转移，MM测试模拟的则是从机器到器件的电荷转移。现在，还没有针对第三种主要ESD目标等级——带电器件模型(CDM)的改进提议。CDM测试模拟的是从器件到器件的电荷转移，目前仍为500 V。

事实上，CDM、HBM或MM规范并没被标准组织所承认。多年以来，芯片制造商及其客户基于某种特殊原因，一直都将上述ESD规范当作事实标准。

但在90nm节点及以下，现有器件级的ESD目标等级太高，英飞凌科技ESD设计高级主管、ESD目标等级行业委员会主席Harald Gossner表示。他警告道，必须降低ESD规范的等级，以便节省那些不必要的、延缓IC上市的调试时间。

今天，行业所遵循的严格的器件级ESD目标等级最初是在20多年前制订的，当时的生产现场缺少合适的ESD保护，而如今这些已成为历史，Gossner表示。随着数字IC向亚微米水平发展，芯片厂商要竭尽所能来满足这些标准，他说。

设计人员遇到的难题之一，就是在芯片设计中向越来越小的超细栅氧工艺转变。一份来自TI的报告指出，这种趋势正在引发行业对热损伤，以及来自瞬态ESD脉冲的潜在损伤(即便在带有钳位二极管的情况下)的密切关注。

对SoC产品、特别是带有数字功能的支持RF的蓝牙器件来说，问题就更复杂了。对RF和复合半导体而言，业界一直都采取较低的ESD保护等级。“复合半导体器件接受的ESD保护性能更要低得多，例如，许多GaAs芯片的HBM指标是250V，因为没人拿得出技术上或经济上可行的片上保护方案。”Sarnoff在一篇论文中指出。

但Sarnoff坚称，它有用于90nm及以下节点ESD保护的IP方案。截至目前，这家公司业已向爱普生、瑞萨、东芝和其它一些日本公司授权这个名为TakeCharge的ESD保护方案。在日本，ESD保护是产品中的“卖点”，Sarnoff的Verhaege表示。

“技术文献显示，一旦设计进入90nm及以下节点，常规的ESD保护方案在技术和/或经济上就不再可行，但解决方案还是有的。”他表示。

飞思卡尔半导体则正在采取一种截然不同、甚至有些矛盾的作法。一方面，飞思卡尔向其它公司授权自己专属的ESD保护技术；另一方面，它也支持行业委员会关于降低ESD标准的建议。

飞思卡尔的ESD产品设计经理Jim Miller表示，该公司正在积极努力，以便使降低ESD标准的提议在业内和其公司内部都能达成共识。“我们的想法是使品保人员参与其中，”他说，“我们正努力让公司内部人员接受这一目标。”

在系统级，Semtech近日扩展了自己独立低容抗保护器件产品线——RailClamp。该系列产品为高速应用系统设计师提供ESD防护能力，使其无需使用竞争性方案所采用的高钳位电压和高容抗。RClamp 1502B和RClamp 2402B两款器件具有0.6pF的超低容抗，能保护高速数据线且不会引起信号衰减，Semtech的Dugan表示。

专用聚合物实现ESD保护

Sanmina-SCI采用了一种新颖的方法，它利用Shocking Technologies公司的专用聚合物来把ESD保护嵌入在PCB内。这两家公司正在开发一种能通过施加电压来转换导电状态的绝缘材料，当被施加一个预编程的双向电压时，这种材料可瞬间从绝缘状态转为导电状态，Shocking Technologies总裁兼CEO Lex Kosowsky介绍。

“该技术类似汽车上的安全气囊。”他表示。

其它进展还有，ESD测试服务供应商White Mountain Labs与SRF Technologies公司结盟。 SRF Technologies是一家为半导体公司提供I/O和ESD设计支持的公司。